See also ebooksgratis.com: no banners, no cookies, totally FREE.

CLASSICISTRANIERI HOME PAGE - YOUTUBE CHANNEL
Privacy Policy Cookie Policy Terms and Conditions
Itanium 2 - Wikipedia

Itanium 2

出典: フリー百科事典『ウィキペディア(Wikipedia)』

Itanium 2アイテニアム2)は、2002年に正式発表されたインテルの提供するIA-64命令セットを実装する64ビットCPUItaniumの後継にあたる。その後、2008年2月25日にItanium 2の名称は単にItaniumに変更され、現行製品のプロセッサナンバー9x00番台の製品以降は従来のItaniumと統一された。プロセッサナンバーの採用により、ItaniumとItanium 2を区別する必要性が薄れたこと、ブランド力の強化などがあげられる。

目次

[編集] 概要

Itanium 2の位置付けは、RISCプロセッササーバやメインフレームの置き換えであるとされており、そのため信頼性の向上にプロセッサレベルで対応している。

シリーズ共通の特徴は以下の通りである。

  • 16Kバイトの1次命令キャッシュと16Kバイトの1次 (L1) データキャッシュ
  • 2次 (L2) キャッシュは規定されていないが特筆していない場合は256KB(命令/データ共通)
  • 3次 (L3) キャッシュは機種により異なり、1.5MB~24MB
  • MckinleyバスとかScalability Portとも呼ばれるシステムバスは128ビット幅
    • 200MHz(DDRなので実質400MHz)の場合、6.4GB/s
    • 2004年には、266MHz(実質533MHz)、8.5GB/sとなった
    • 2005年には、333MHz(実質667MHz)、10.6GB/sとなった
  • ItaniumからItanium 2へのマイクロアーキテクチャ上の変更点は、整数演算&メモリのユニットが2個から4個に拡張(整数演算専用ユニットは別に2個ある)、命令発行の組み合わせを増大させた、パイプライン段数を10段から8段に変更、などがあげられる。
  • IA-64だけでなく、IA-32ベースのアプリケーションも実行可能である。
    • Montecitoより前のCPUでは、IA-32を処理するハードウエアデコーダが搭載されていた。この機能はWindows Itanium EditionにおけるWin32エミュレーションレイヤーでかつて使われていた(Itaniumに移植されなかったプログラム、OCX、DLLの実行に必須で、特にActiveXに対する後方互換性は重大な課題であった)。Montecitoからはハードウエアデコーダは削除され、EFIでIA-32エミュレータがロードされる様になった。

キャッシュ設計上の興味深い点としてL2キャッシュALUを使わずにセマフォーを操作できるロジックを備えている点である。 デュアルコアである2006年7月発売の製品を皮切りに以降のItaniumファミリはマルチコアチップとなる。

[編集] 歴史

[編集] Mckinley(マッキンリ)

0.18μmプロセスで製造される第一世代のItanium 2。IA-64命令セットにbranchlong命令が追加された。IA-32性能は向上したが、同時期の80x86プロセッサの性能には遠く及ばず、Mckinleyでの80x86コード実行速度は3分の2のクロック周波数のPentium IIと同等である。開発初期段階ではFlagstaff(フラッグスタッフ)という名称で開発されていた。

  • ラインナップ - 900MHz(L3 1.5MB)、1GHz(L3 1.5MB)、1GHz(L3 3MB)

[編集] Madison(マディソン)

2003年6月末に登場した0.13μmプロセスで製造される第二世代のItanium 2。ダイサイズは374平方mm。 消費電力はMckinleyと変わらず130ワット。発表当初は3次キャッシュを最大で6MB搭載するものが出荷されていたが、後に最大で9MB搭載するもの (Madison-9M) が発表された。 2005年にはFSBが667MHzのものが発表された。 最新のものはSPECfpで2,801を記録した(日立製作所のComputing blade)。

  • ラインナップ
    • 4CPU以上のSMPに対応 - 1.3GHz(L3 3MB)、1.4GHz(L3 4MB)、1.5GHz(L3 6MB)、1.5GHz(L3 4MB)、1.6GHz(L3 6MB)、1.6GHz(L3 9MB)
    • 2CPUまでのSMPに対応 - 1.4GHz(L3 1.5MB)、1.4GHz(L3 3MB)、1.6GHz(L3 3MB)

[編集] Deerfield(ディアフィールド)

2003年にリリースされた2CPUまでのSMPに対応したMadisonの派生版。低電圧版の位置付けで、Madisonよりも消費電力が大幅に抑えられている。 消費電力は63ワットでブレードサーバや1Uサーバ向きである。

  • ラインナップ - 1GHz(L3 1.5MB)

[編集] Fanwood(ファンウッド)

2004年に登場した2CPUまでのSMPに対応したMadison(Deerfield)の派生版。通常電圧版ではFSBクロックが533MHzに向上している。

  • ラインナップ
    • 通常電圧版 - 1.6GHz(L3 3MB)
    • 低電圧版 - 1.3GHz(L3 3MB)

[編集] Montecito(モンテシト)

2006年7月18日に発表、即日発売されたItanium 2シリーズの中の一つ。名称はDual-Core Itanium 2 Processor 9000。この9000はプロセッサナンバで、広義では9xxxの総称とも言えるが、狭義として90xxの総称でもある。Itanium 2の名称をItaniumとの統合により、このプロセッサの名称はItanium 2 9000からItanium 9000に改められた。

Intelの発表では、Itanium 2 9050は前世代にあたるMadisonとの比較で、性能が最大2倍、消費電力が最大2割減となり、消費電力当たり性能は最大2.5倍に達するとしている。

9000シリーズの基本共通は、製造プロセスルールは90nm、L2キャッシュ容量は2.5MB(デュアルコアのコア毎に1MBのコードと0.25MBのデータをキャッシュする)。L3キャッシュは最大容量の製品で24MB。補助機能としてVirtualization Technology(通称VT)、Hyper-Threading Technology(同HT、一部の製品で無効化されている)、Cache Safe Technology機能を搭載する。 熱設計電力は9010のみ75Wで、シングルコア。

Montecitoに用いられるHT技術は、NetBurstマイクロアーキテクチャでの同時マルチスレッディング(Simultaneous Multithreading; SMT)とは違い、CGMT(Coarse-Grain Multithreading)を使用している。

Dual-Core Itanium 2 Processor 90xx
プロセッサ・ナンバ 動作周波数 FSB L3キャッシュ HT TDP 備考
9050 1.60GHz 533/400MHz 24MB 104W
9040 1.60GHz 533/400MHz 18MB 104W
9030 1.60GHz 533/400MHz 8MB × 104W 178,480円
9020 1.42GHz 533/400MHz 12MB 104W
9015 1.40GHz 400MHz 12MB 104W
9010 1.60GHz 533/400MHz 6MB × 75W シングルコア

[編集] Montvale(モンベール)

Montecito の機能強化版。2007年10月31日即日販売された。名称はDual-Core Itanium Processor 9100番台。

製造プロセスルールは90nm、最高1.66GHzの動作周波数、667MHzのフロントサイドバス(FSB)を備え、104W内での消費電力で動作。2つのプロセッサとチップセットが同じバスに搭載された3ロードバスによって、エンタープライズおよびハイパフォーマンスコンピューティング(HPC)での使用において、優れた能力を発揮する。

また、サーバの利用が低い時の消費電力を削減する新機能「デマンド・ベース・スイッチング」(DBS)により、エネルギーコストの低減にも寄与する。

さらに2008年第1四半期からコアレベルロックステップ機能付きモデルを出荷開始する。この機能はプロセッサー・コア内で起こるエラーの検出を確実に行うことでデータの完全性とアプリケーションの信頼性を向上させる新技術である。

Dual-Core Itanium Processor 91xx[1]
プロセッサ・ナンバ 動作周波数 FSB L3キャッシュ HT DBS TDP 備考
9150M 1.66 GHz 667 MHz 24 MB 104W
9150N 1.60 GHz 400/533 MHz 24 MB 104W
9140M 1.66 GHz 667 MHz 18 MB 104W
9140N 1.60 GHz 400/533 MHz 18 MB 104W
9130M 1.66 GHz 667 MHz 8 MB × × 104W
9120N 1.42 GHz 400/533 MHz 12 MB × 104W
9110N 1.60 GHz 400/533 MHz 12 MB × × 75W シングルコア

[編集] Itanium 2を二次利用したプロセッサ

[編集] Hondo

ヒューレット・パッカード (HP) がmx2デュアルプロセッサモジュールとして2003年に発表し、2004年から出荷している製品。ふたつのMadisonコアと32MバイトのL4キャッシュを通常のItanium 2と同じサイズにパッケージ化したもの。HPのみが販売しており、最近では1.1GHzで各コアに4MBのL3キャッシュを搭載したものを使っている。

[編集] 将来の製品

[編集] Tukwila(タックウイラ)

クアッドコアのIA-64CPU。コアごとに6MBのL3キャッシュを搭載し、QuickPath InterConnectと、FB-DIMMメモリコントローラを備える。QuickPathの合計帯域は96GB/secとなる。 製造プロセスルールは65nm8層メタルである。従来のItaniumプロセッサに比べ、低電圧動作が可能となっているが、4コアになった分、TDPは170Wと大きい。トランジスタ数は20億5000万個、ダイサイズは約700平方mmと巨大なものになっている。[2]また、ソフトエラー対策を強化し、宇宙線の中性子によるエラーを1/80から1/100に抑えたとしている。[3] CPUコアは90nmのMontecitoコアを65nmにシュリンクした以外目だった改良はない(2008年1Q時点でインテルは、45nm High-K 9層メタルのIA-32プロセッサを出荷している)。2008年末発売予定。[4]

[編集] Poulson(ポウルソン)

新たな超並列マイクロアーキテクチャが採用され、32nm プロセスで生産、メニーコア化を図り、メインフレーム級のRAS機能を備えるとされる。

[編集] Kittson

2007年10月現在で定義中の最新のItanium。

[編集] 採用

Itaniumは初めインテルヒューレット・パッカード (HP) の共同開発であったため、HP以外のメーカーを排斥されるのではないかという憶測が流れた。

デルはItanium 2に対して消極的であり、またエンタープライズ市場向けCPUとしてPOWERを持つIBMは自社のPOWERのみを使うと見られた。更に、SPARCの開発を続けていたのに、Opteronを80386以来久々の80x86系CPUとして採用する事となったサン・マイクロシステムズに至っては、IA-64そのものの設計方針について当初より否定的で採用予定も一切なかった。このような各社の思惑のため、IA-64系プロセッサの採用を強く推進する有力サーバメーカーは無いという意見があった。

この様な意見を払拭するため、HPとの共同開発は初期の段階だけとしItanium 2がインテルから外販される事となった。また Itanium の開発に携わった HP の社員はインテルに移籍することとなった。2005年9月には、Itanium Solutions Alliance (ISA)が設立され、一時はItanium 2を用いたサーバを作成するメーカーが増える事となった。

しかし、これも一時的なもので、Itanium 2は共同開発したHP、およびHPと提携するNECを除けば、サーバ市場の主力製品には搭載されておらず、DELL、IBMおよびPCサーバメーカーの大多数では採用されていない。ただし日本市場では、国産各社独自のメインフレームオフィスコンピュータの後継機種用のCPUとして採用例が多く世界的に見て例外的である。

[編集] 脚注

  1. ^ Intel Itanium Processor Numbers
  2. ^ The World's First 2-Billion Transistor Microprocessor
  3. ^ INTEL TECHNICAL DISCLOSURES AT ISSCC
  4. ^ インテル Itanium プロセッサー・ベース・サーバ・プラットフォーム: 製品とテクノロジー

[編集] 関連項目

ウィキメディア・コモンズ

[編集] 外部リンク


aa - ab - af - ak - als - am - an - ang - ar - arc - as - ast - av - ay - az - ba - bar - bat_smg - bcl - be - be_x_old - bg - bh - bi - bm - bn - bo - bpy - br - bs - bug - bxr - ca - cbk_zam - cdo - ce - ceb - ch - cho - chr - chy - co - cr - crh - cs - csb - cu - cv - cy - da - de - diq - dsb - dv - dz - ee - el - eml - en - eo - es - et - eu - ext - fa - ff - fi - fiu_vro - fj - fo - fr - frp - fur - fy - ga - gan - gd - gl - glk - gn - got - gu - gv - ha - hak - haw - he - hi - hif - ho - hr - hsb - ht - hu - hy - hz - ia - id - ie - ig - ii - ik - ilo - io - is - it - iu - ja - jbo - jv - ka - kaa - kab - kg - ki - kj - kk - kl - km - kn - ko - kr - ks - ksh - ku - kv - kw - ky - la - lad - lb - lbe - lg - li - lij - lmo - ln - lo - lt - lv - map_bms - mdf - mg - mh - mi - mk - ml - mn - mo - mr - mt - mus - my - myv - mzn - na - nah - nap - nds - nds_nl - ne - new - ng - nl - nn - no - nov - nrm - nv - ny - oc - om - or - os - pa - pag - pam - pap - pdc - pi - pih - pl - pms - ps - pt - qu - quality - rm - rmy - rn - ro - roa_rup - roa_tara - ru - rw - sa - sah - sc - scn - sco - sd - se - sg - sh - si - simple - sk - sl - sm - sn - so - sr - srn - ss - st - stq - su - sv - sw - szl - ta - te - tet - tg - th - ti - tk - tl - tlh - tn - to - tpi - tr - ts - tt - tum - tw - ty - udm - ug - uk - ur - uz - ve - vec - vi - vls - vo - wa - war - wo - wuu - xal - xh - yi - yo - za - zea - zh - zh_classical - zh_min_nan - zh_yue - zu -