Sequential Circuit Synthesis

จากวิกิพีเดีย สารานุกรมเสรี

การวิเคราะห์วงจรเกี่ยวกับกำลังตัดสินใจคุณสมบัติของวงจรจากแผนภาพ การสังเคราะห์วงจรหรือกำหนดแผนภาพวงจรจากข้อบังคับหรือคำอธิบายเกี่ยวกับคุณสมบัติ thumb|left|__ __ เราจะปฏิบัติตาม 9วิธี เพื่อพัฒนาวงจร:

1 คุณสมบัติ 2 State Diagram - พัฒนาแผนภาพสถานะไม่คลุมเครือที่นั้นบรรยายพฤติกรรมของวงจร 3 Next State and Output Table - พัฒนาเนื้อหาที่สิ่งนั่นแสดงวิธีวงจร 4 Minimize or State Reduction 5 Encode: Inputs, Outputs and States 6 พัฒนาสมการผลลัพธ์ 7 เลือก Flip-Flop Types 8 พัฒนา Flip-Flop Types จาก Excitation Equations 9 วาดแผนภาพวงจร Circuit Diagram

ขั้นตอนแรก,เข้าใจว่าสิ่งที่เราต้องการคืออะไร คำแนะนำเพิ่มเติมอาจจะจำเป็น ก่อนที่จะวาดแผนภาพสถานะในขั้นตอน2 มีAlgorithm ที่บอกไม่ได้จากขั้นตอน1ไปขั้นตอนที่ 2 ขั้นตอน2มีวิธีวิเคราะห์เป็นขั้นๆ สำหรับการกำหนดแผนภาพวงจร ความรู้และประสบการณ์จะช่วยกำหนดวิธีวาดแผนภาพสถานะจากปัญหา

สถานะถัดไปและเนื้อหาผลลัพธ์แสดงการเปลี่ยนวงจรระหว่างสถานะ สำหรับทุก input ที่เป็นไปได้ state table แสดงข้อมูลคล้ายกับ state diagram แผนภาพสถานะคือเครื่องมืออย่างหนึ่ง มันอาจจะไม่มีผลมากนัก ขั้นตอนที่ 4 วิธีที่เกี่ยวข้องกับการลดหรือการย่อ state จำนวนมากมายในวงจรให้ต่อเนื่องกันของคุณ .

ที่เข้าใจมานั้นเป็นเพียงเครื่องมือที่ทำให้เป็นตัวเลขฐานสอง เพราะฉะนั้น input output และ state ถูกแสดงในรูปแบบตัวเลขฐานสอง ในขั้นตอนที่ 5 สัญลักษณ์ทั้งหมดจากคำอธิบายปัญหาจะถูกแปลงเป็นเลขฐานสอง

ขั้นตอนที่ 6 หรือการเลือก flip-flop ชนิดได้ง่ายเพราะ flip-flopต้องมีชนิดการทำงานที่เหมาะสำหรับจะทำงาน ตัวเลือกส่งผลต่อการออกแบบที่มีประสิทธิภาพมากกว่า

ขั้นตอน 4, 5 และ 6 มี โอกาสที่จะใช้เครื่องมือที่มีประสิทธิภาพมากกว่า เราไม่เสียเวลามากที่จะค้นหาเครื่องมือที่มีประสิทธิภาพ

flip-flop ทำให้เกิดสมการมาบรรยายแผนภาพวงจร แผนภาพวงจรวาดได้ง่ายที่จะพัฒนา flip-flop ให้เป็นสมการในขั้นตอน 8 และพัฒนาสมการผลลัพธ์ในขั้นตอน6

ตัวอย่าง

เราจะสำรวจกระบวนการของการสังเคราะห์วงจรกับสองตัวอย่าง การดูที่ตัวอย่างอย่างจำเพาะเจาะจงซึ่งมันอาจจะเป็นประโยชน์ที่จะช่วยในการตัดสินใจของเรา กับขั้นตอนการสังเคราะห์วงจรต่อเนื่องกันเหล่านี้

จำไว้ว่ามี สองชนิดของวงจรต่อเนื่องกันMealy และ Moore thumb|left|__Mealy Circuit Model__

thumb|left|__Moore Circuit Model__

เกี่ยวกับการกำหนดการสังเคราะห์วงจรต่อเนื่องกัน 1 ชนิดและจำนวนของ flip-flop การสังเคราะห์วงจรต่อเนื่องกันใน memory box 2 การรวมเข้าด้วยกันรูปแบบตรรกะของ gate network

Example #1: Even Parity Checker ขั้นตอนที่ 1: คุณสมบัติ วงจรนี้จะรับค่า input เป็นเลขฐานสองตามสัญญาณนาฬิกา มันจะผลลัพธ์ค่าที่ถูกมองเห็นเป็น1 ไม่เช่นนั้นมันจะแสดงผลลัพธ์เป็น 0

thumb|left|__Even Parity Checker__

แผนภาพแสดงระดับบล็อกของแผนภาพและตัวอย่างสิ่งที่นำเข้าและผลลัพธ์ เราสันนิษฐานว่าผลลัพธ์ควรจะ 1 เมื่อเริ่มต้น หรือ 0 เมื่อต่อจำนวนที่ถูกอ่านมากกว่า 1 ตัวอย่าง input แสดง input อันดับแรก คือ 0 และผลลัพธ์ F คือ1 input ที่สองคือ 1 ดังนั้นผลลัพธ์เปลี่ยนเป็น0(เพราะว่าหนึ่ง1อ่านแต่สิ่งที่ไม่มีจำนวนมาก)ของ1สิ่งที่นำเข้าที่สามคือ0ดังนั้นจำนวนมากมายย่อยๆ1'ได้ยังคงถูกเห็น อื่นๆ มัน'ตัดสินใจได้ง่ายว่าสิ่งนี้จะวงจรต่อเนื่องกันเพราะว่าปัญหาที่ให้ขณะที่เรากำลังคุยเกี่ยวกับการสังเคราะห์วงจรต่อเนื่องกัน ในทางปฏิบัติ(อ่านข้อสอบ)ประการแรกคุณควรจะตัดสินใจต้องการวงจรชนิดไหนและใช้เทคนิควงจรต่อเนื่องกันหรือการรวมเข้าด้วยกันตามที่ต้องการ

ขั้นตอนที่ 2: แผนภาพสถานะ ไม่มีวิธีวิเคราะห์สำหรับการกำหนดแผนภาพสถานะจากคำอธิบายเกี่ยวกับคุณสมบัติ ขั้นตอนแรกกำหนดถ้าวงจรปฏิบัติตาม Mealy หรือ Moore ถ้าผลลัพธ์เฟังก์ชันเดี่ยวหนึ่งฟังก์ชันของสถานะปัจจุบันต่อมามันปฏิบัติตามแบบตัวอย่าง Moore แต่ถ้า input ปัจจุบันถูกต้องการเพื่อคำนวณผลลัพธ์ที่เวลาใดๆแสดงว่ามันปฏิบัติตามแบบตัวอย่าง Mealy Even Parity Checkerของเราส่วนมากปฏิบัติตามใกล้ชิดแบบตัวอย่าง Moore เพราะว่าเราจะต้องไม่ดูที่สิ่งที่นำเข้าปัจจุบันที่จะรู้ถ้าเราเคยเห็นแม้แต่หรือจำนวนมากมายย่อยๆ (หมายเหตุ, สิ่งนี้สันนิษฐานเราคือเนื้อหาสาระที่จะรู้ย่อยๆ/แม้แต่สถานะที่วงจรนาฬิกาแต่ละอัน.)

นี่คือความพยายามแรกที่จะเพิ่มคุณสมบัติแผนภาพสถานะที่บรรยายในขั้นตอน1:

thumb|left|__ __

สถานะแต่ละอันถูกติดป้ายกับสัญลักษณ์ (Start, Odd, Even) และแสดงผลลัพธ์สำหรับสถานะ สถานะแต่ละอันมีที่ไหลออกส่วนโค้งจากมันสำหรับทุกการรวมเข้าด้วยกันของค่าสิ่งที่นำเข้า ที่นี่มี สิ่งสิ่งที่นำเข้าไบนารี่เกินไปมี สองออกจากส่วนโค้งสถานะแต่ละอัน(0และ1).

ขั้นตอนที่ 3: State Table ขั้นตอนแรกในสิ่งที่ใส่เข้าไปออกเนื้อหาสถานะจะสร้างแถวนอนสำหรับสถานะแต่ละอันและคอลัมน์สำหรับค่า input แต่ละอัน

                 Current State   Input   Output 
                      I=0 I=1 
          Start     
          Even     
          Odd  

ถ้าแบบตัวอย่างวงจรคือ Moore แล้วจะแสดงค่าออกมาใน output แต่ถ้าแบบตัวอย่างวงจรเป็น Mealy ผลลัพธ์ถูกเขียนใต้คอลัมน์ input ขั้นตอนที่สองจะแทนสถานะถัดไปและค่าผลลัพธ์ตามแผนภาพวงจร

                  Current State   Input    Output 
                       I=0 I=1

          Start        Start Odd    1 
          Even         Even  Odd    1 
          Odd          Odd   Even   0 

ขั้นตอนที่ 4: การลดลงเล็กหรือสถานะ เพราะการวิเคราะห์เพื่อสร้างแผนภาพสถานะอาจจะมีปัญหา หรือแผนภาพสถานะส่วนมากไม่มีประสิทธิภาพ เพื่อแก้ไขจึงต้องลดจำนวน state ซึ่งสามารถปฏิบัติการได้ตามคุณสมบัติของการแก้ปัญหาของคุณ

ถ้าพูดถึงกฏเกณฑ์อย่างย่อๆสำหรับ state ที่ผสม

สมมูล state ที่สามารถรวมกันได้ สอง state จะสมมูลและถ้า... 1 state ทั้งสองผลิตผลลัพธ์เช่นเดียวกันสำหรับทุกสัญลักษณ์ที่นำเข้า และ 2 state ทั้งสองได้สมมูล state ถัดไปสำหรับทุกสัญลักษณ์สิ่งที่นำเข้า

หลังจากรวม state สมมูล ผลลัพธ์ของ state table และ state diagram คล้ายกัน

                Current State     Input     Output 
                        I=0 I=1

         Start/Even    Start/Even   Odd   1 
         Odd           Odd          Even  0 

thumb|left|__ __

ขั้นตอนที่ 5: เข้ารหัสสิ่งที่นำเข้า, ผลลัพธ์และรัฐ ในตัวอย่างของเรา input และ output ถูกเข้ารหัสเสร็จเรียบร้อย state ที่ไม่ใช่ต้องเข้ารหัสเพื่อกำหนดค่าไบนารี่ให้เป็น สองstate: Odd และ Start-Even โดยทั่วๆไป, สิ่งที่เจาะจงการเข้ารหัสสถานะจะมีประสิทธิภาพมากอย่างอื่น encodings จำนวนหนึ่งอาจจะต้องการ gate logic มากกว่าอื่นๆ

การเปลี่ยนแปลงวงจรต่อเนื่องกันระหว่าง state จำนวนจำกัด State encoding จะเกี่ยวกับการกำหนดค่าไบนารี่แต่ละสถานะ การกำหนดค่าไบนารี่เข้ารหัส Flip-flops Gate logic ที่ input ให้ Flip-flops รับผิดชอบการเปลี่ยนค่าของ Flip-flops ให้ตรงกับการเปลี่ยนแปลงในสถานะของวงจร การเปลี่ยนแปลงน้อยกว่าโดยสัญชาตญาณใน Flip-flops เป็นการเปลี่ยนแปลงวงจรระหว่าง state ควรจะส่งผลใน Logic Gate ง่ายดายกว่า สิ่งนี้แนะนำว่าที่เข้ารหัสที่สิ่งนั่นลดบิทจำนวนมากเปลี่ยนที่วงจรเคลื่อนย้ายระหว่าง state จะส่งผลในเครื่องมือที่มีประสิทธิภาพมากกว่า

ตัวอย่าง Start-Even = 0, and

         Odd        = 1

This encoding gives us the following state table

                   Current State     Input     Output 
                          I=0 I=1

              0            0  1         1 
              1            1  0         0 

ขั้นตอนที่ 6: สถานะถัดไปและสมการผลลัพธ์ สมการสถานะถัดไปได้รับจากK-แผนที่ที่สิ่งนั่นแสดงสำหรับทุกสถานะปัจจุบัน- input สถานะการรวมเข้าด้วยกัน สมการสถานะถัดไปจำกัดความสมการ excitation สำหรับ d- Flip-flops

สมการผลลัพธ์ที่พัฒนาอย่างที่นี่จะถูกใช้ต่อมาเมื่อการวาดแผนภาพวงจร

thumb|left|__ Next State Equation __

thumb|left|__ Output Equation __

สมการทั้งสองถูกได้รับจากเนื้อหาสถานะถัดไปล่าสุดที่พัฒนา

ขั้นตอนที่ 7: Select flip-flop types ชนิดของ flip-flopใช้เพื่อเพิ่มวงจรอาจจะมีผลกระทบบนความซับซ้อนของตรรกะการรวมเข้าด้วยกันที่ใช้เพื่อควบคุม flip-flop อีกด้วย โดยทั่วๆไปความซับซ้อนของตรรกะการรวมเข้าด้วยกันที่ใช้เพื่อควบคุม flip-flop จะถูกลดถ้าคุณสมบัติของ flip-flop ซึ่งคล้ายกับคุณสมบัติของวงจรต่อเนื่องกัน d-flip-flop คือตัวเลือกที่ดีสำหรับวงจรที่สิ่งนั่นเก็บข้อมูล input ชั่วระยะหนึ่ง และ นำมาใช้ t- flip-flop คือตัวเลือกที่ดีสำหรับตัวนับ-วงจรพิมพ์ที่ซึ่งผลลัพธ์เปลี่ยนระหว่างค่า

JK -ชนิดเปิดปิด-เปลี่ยนอย่างกะทันหันต้องการสองสิ่งที่นำเข้าขัดจังหวะทั่วไปคือที่มีประสิทธิภาพส่วนมากในแง่ของ logic gate

สำหรับตัวอย่างของเราที่เราจะแสดงสำหรับ D,T, และ JK flip-flop

ขั้นตอนที่ 8: Develop flip-flop excitation equations

ขั้นตอนที่ 9: Draw circuit diagram การรวมเนื้อหาที่เกี่ยวข้องระหว่างขั้นตอน8และ9

D-Type Flip-Flop

excitation equation สำหรับ D- Flip-Flop คล้ายกับ next state equation

  Qnext = IQ' + I'Q

สมการผลลัพธ์คือ :

  F=Q'

ดังนั้น D-Type Flip-Flop เป็นแผนภาพวงจรการจะดูเหมือน:

 Q --> Qnext        D T J  K 
 0    0             0 0 0  X 
 0    1             1 1 1  X 
 1    0             0 1 X  1 
 1    1             1 0 X  0 

T-Type Flip-Flop

สมการ excitation D-type flip-flop พัฒนาได้ง่ายเพราะว่ามันคล้ายกับสมการสถานะถัดไป สมการ excitation สำหรับชนิดอื่นๆของ flip-flop นั้นไม่ง่าย สมการ excitation สำหรับ flip-flop ชนิดอื่นๆ ได้มาจากการผสมระหว่าง flip-flop's excitation table และ next state table และ ถูกพัฒนาเป็น T-Type Flip-Flop

thumb|left|__ __

excitation equation สามารถคำนวณจาก K-map

thumb|left|__ __ thumb|left|__ __ thumb|left|__ __

JK - Flip-Flop แผนภาพวงจรสำหรับ JK Flip-Flop คล้ายกับ T-Type Flip-Flop

thumb|left|__ __

thumb|left|__ __