HyperTransport
维基百科，自由的百科全书
HyperTransport技术，以前曾被称作“闪电数据传输”（Lightning Data Transport，LDT），是一种高速、双向、低延时、点对点的、串行或者并行的高带宽连接，于2001年4月2日开始投入使用。旨在提高电脑、服务器、嵌入式系统，以及网络和电信设备的集成电路之间的通信速度。该技术有助于减少系统之中的布线数量，从而能够减少系统瓶颈，让当前速度更快的微处理器能够更加有效地在高端多处理器系统中使用系统内存。由HyperTransport联合会（The HyperTransport Consortium）负责改进和发展此技术。AMD和全美达公司把这项技术应用在x86处理器上，而PMC-Sierra、Broadcom和Raza Microelectronics则把它应用在MIPS（一种RISC微处理器架构）微处理器上；除微处理器应用之外，AMD、NVIDIA、VIA和SiS把它用于连接PC的芯片组；惠普、Sun Microsystems、IBM、和IWill把它用于服务器领域；Cray、Newisys、 和QLogic把它用于高性能计算；CISCO Systems把它用于路由器领域。应该引起关注的是以上名单中唯独少了半导体巨头Intel，它继续选择使用一种共享的总线架构。
目录 |
[编辑] 概览
HyperTransport技術的出现是由於CPU的效能已經發展到一定的極限，而AMD又無法再將時脈往上拉升，便開始以其他方式增加CPU效能。AMD的HT技術是由許多公司共同開發。
HyperTransport迄今推出了3个版本——1.0、2.0、3.0，频率最低200MHz，最高2.6GHz（而PCI不是33MHz就是66MHz）。它也是一种DDR连接技术，意味着它可以同时以同样的时钟频率上行和下行地传递数据。HT3.0可以最高以5200MT/s（当运行在2.6GHz）传递数据。而且它具有自适应性，即允许根据需求确定自己的频率。
HyperTransport的高性能体现在：一个全速的、全带宽的32位HyperTransport互联在每个传输方向都有20,800 MByte/s（5200MT/s ×(32 bits÷8)）的速度。这种速度快于很多目前存在的标准；不同位宽标准的总线可以变为同一位宽标准的总线（比如说，一个16位的总线可以看作两个8位的总线），这就令Hypertransport既能满足CPU和内存之间的互联，也能满足周边设备之间的互联。而且HyperTransport拥有比其他标准更低的延迟。
HyperTransport的结构特征是：基于包裹；不管连接的物理位宽是多少，每个包裹总是由32bit的数据集合组成。命令消息总是放在包裹的最前面。如果一个包裹里面包含有地址，那么命令消息的最后8bit数据和下面的32bit数据就会串成一个40bit的地址。如果有64位寻址的需求，那么就会预先计划一个附加的32bit控制数据包。另外的32bit数据是有效数据（payload）。传输的数据不管实际长度是多少，总会被填充到某个32bit的倍数。
HyperTransport的包裹以位次（bit times）的方式实现互联。所需要的位次的数量由互联设备之间的位宽决定。HyperTransport还能用于转换系统管理信息、发送中断、发送探针给邻近的设备或者处理器，以及充当一般I/O和数据的交换的桥梁。HyperTransport有两种不同类型的写命令，称作Posted和Non-Posted。Posted这种写方式不需要目标的回应，一般用于高带宽设备之间的互联。None-Posted写，相反地，就需要目标以一种“target done”的方式回应。读取数据同样也会使目标发送读回应。
HyperTransport提供了比ACPI更加先进的电源管理系统。它可以根据处理器睡眠状态的变化发送改变设备状态的信号。比如说，当CPU进入睡眠状态时候，关闭硬盘。另外HyperTransport提供的电压是2.5V的低电压。
[编辑] 運作方式
有鑒於CPU與記憶體溝通時，北橋的延遲問題做出解決方案，當將位於北橋內的記憶體控制器移動到CPU內部時，CPU便可直接與記憶體進行溝通，避開了北橋而讓整體頻寬大幅提升，減輕北橋的負擔，將整體效能拉升，這也就是為何AMD的CPU能夠與INTEL媲美的其中一個原因。
[编辑] 顧慮
潛在的問題便是當記憶體規格有變動時，AMD將會為此非常頭痛的。 由於記憶體控制器內建在CPU裡面，當記憶體規格變動，AMD便要重新設計給新型記憶體用的CPU，而後還必須要重新量產，考量到銷售問題，還必須要等到前一代主流市場將原本庫存消耗，而這樣的問題在939過渡到AM2時期，非常明顯的表現出來。
