JTAG

Z Wikipédie

Tento článok alebo jeho časť si vyžaduje úpravu, aby zodpovedal vyššiemu štandardu kvality. Pozri aj stránky Ako upravovať stránku a Návody a štýl alebo diskusiu k článku.

(volny preklad anglickej verzie na wikipedii) Joint Test Action Group

Joint Test Action Group (JTAG) je zvycajne meno pre IEEE 1149.1 standard pomenovany Standard Test Access Port a Boundary-Scan Architecture pre porty testovacieho pristupu pouzivaneho pre testovanie plosnych spojov metodou boundary scan.

Skupina JTAG vznikla v roku 1985 a mala za ulohu vytvorit metodu testovania osadenych plosnych spojov po ich vyrobe. V tom case sa stali standardom viacvrstvove plosne spoje co malo za nasledok ze spojenia medzi inegrovanymi obvodmi uz nebolo mozne testovat sondami. Viac ako 95% vyrobnych chyb v plosnych spojoch boli nasledkom vad pajkovania na spojosch, nedokonalosti plosnych spojov alebo spojov a spojovacich drotoch medzi chipom IO a pinmy. Zamerom JTAG bolo navonok spristupnit piny integrovaneho obvodu tak aby tieto chyby mohli byt odhalene. Priemysleny standard sa stal konecne IEEE standardom roku 1990 ako IEEE Std. 1149.1-1990 po mnohych rokoch predchadzajuceho pouzitia. V tom istom roku intel uvolnil prvy procesor s rozhranim JTAG: 80486. To viedlo k rychlemu zavedeniu aj u dalsich vyrobcov. V roku 1994 bol pridany dodatok ktory obsahuje popis jazyka na popis boundary scan ( boundary scan description language - BSDL). Odvtedy si tento standard osvojili vyrobcovia v celom svete. Boundary-scan je dnes vacsinou synonymom pre JTAG.

Hoci bol navrhnuty pre plosne spoje, dnes je hlavne pouzivany pre spristupnenie podblokov iontegrovanych obvodov a je tiez uzitocnym sposobom debugovania malych mikropocotacovych systemov, tvoriac pohodlne zadne dvierka do systemu. Ked sa pouziva ako debugovaci nastroj, s vyuziva JTAG ako transportneho mechanizmu - JTAG rozhranie dovoluje programatorovi pristup k debugovaciemu modulu na chipe, ktory je integrovany do CPU. Debugovaci modul dovoluje programatorovi debugovat software mikropocitaca.

Dnes vo vacsine integrovanych obvodov su vsetky interne registre na jednom z scanocvacich retazcov . To dovoluje otestovat celu kombinatoricku logiku kompletne otestovat dokonca i naletovanu na plosnom spoji, mozno i vo pracujucom systeme. V kombinacii s BIST, scanovacie retazce JTAG dovoluju s nizkymi nakladmi integrovane riesenie pre testovanie IO pre iste staticke chyby (skraty, prerusenie spojenia a logicke chyby). Mechanizmus testovacich retazcov vo vseobecnosti nepomaha v odhalovani chyb casovania, teploty a ostatnych chyb ktore sa vyskytoju dynamicky.