Synchronzähler

aus Wikipedia, der freien Enzyklopädie

Ein Synchronzähler ist ein Bauteil aus der Digitaltechnik, das eine Folge von natürlichen Zahlen erzeugt. Die Darstellung der Zahlen erfolgt im Dualsystem. Die Menge der darstellbaren Zahlen und ihre Reihenfolge ist bauteilabhängig. Die Anzahl der möglichen Zahlen ist auf Zweierpotenzen $\left[0;\,2^n-1\right]$ festgelegt. Man spricht daher auch von n-bit-Synchronzählern.

[Bearbeiten] Aufbau

Ein n-bit-Synchronzähler ist aus n JK-Flipflops aufgebaut. Der Takteingang jedes Flipflops ist mit einem Taktgeber CLK verbunden. Durch diese Struktur laufen alle Flipflops synchron zum externen Takt. Daher auch der Name des Bauteils (vgl. Asynchronzähler). Die Fähigkeit, eine Zahlenfolge zu erzeugen, ergibt sich durch die Verschaltung der Eingänge jedes einzelnen Flipflops.

Ein JK-Flipflop verhält sich wie ein T-Flipflop, wenn beide Eingänge denselben Pegel haben. Bei J = K = 1 wechselt der Pegel am Ausgang und bei J = K = 0 bleibt er unverändert. Diese Eigenschaft wird für den Synchronzähler verwendet. Im Folgenden wird ein 4-bit-Vorwärtszähler mit den Ausgängen $Q 0$ bis $Q 3$ beschrieben, der die Zahlen von 0000B (=0D) bis 1111B (=15D) in natürlicher Reihenfolge zählt.

$Q 3$	$Q 2$	$Q 1$	$Q 0$	Binärwert	Dezimalwert
0	0	0	0	0000	0
0	0	0	1	0001	1
0	0	1	0	0010	2
0	0	1	1	0011	3
0	1	0	0	0100	4
0	1	0	1	0101	5
0	1	1	0	0110	6
0	1	1	1	0111	7

$Q 3$	$Q 2$	$Q 1$	$Q 0$	Binärwert	Dezimalwert
1	0	0	0	1000	8
1	0	0	1	1001	9
1	0	1	0	1010	10
1	0	1	1	1011	11
1	1	0	0	1100	12
1	1	0	1	1101	13
1	1	1	0	1110	14
1	1	1	1	1111	15

Daraus ergibt sich folgende Verschaltung:

Das am wenigsten signifikante Bit ( $Q 0$ ) soll bei jeder steigenden Taktflanke wechseln und wird daher direkt mit dem Taktgeber CLK verbunden.
Das nächsthöhere Bit ( $Q 1$ ) soll nur wechseln, wenn der Ausgang $Q 0$ den Pegel 1 hat (also während des vorigen Takts eine 1 ausgegeben hat). Dies wird realisiert, indem man $Q 0$ mit den Eingängen des zweiten Flipflops verbindet
Das nächsthöhere Bit ( $Q 2$ ) soll nur wechseln, wenn alle niedrigeren Bits ( $Q 0$ und $Q 1$ ) den Pegel 1 haben (also während des vorigen Takt die Binärzahl 11 dargestellt haben). Dies wird mit einem UND-Gatter realisiert.
Das nächsthöhere Bit ( $Q 3$ ) soll nur wechseln, wenn alle niedrigeren Bits ( $Q 0$ , $Q 1$ und $Q 2$ ) den Pegel 1 haben (also im vorigen Takt die Binärzahl 111 dargestellt haben). Dies wird mit einem zusätzlichen UND-Gatter realisiert, welches das Ergebnis aus dem vorigen Schritt mitverwendet.

4-bit-Synchronzähler aufgebaut aus JK-Flipflops

Das Beispiel lässt sich auf diese Weise fortsetzen um beliebig große Zähler zu erzeugen.

[Bearbeiten] Eigenschaften

Da jedes Flipflop den externen Takt CLK bekommt, hat der Synchronzähler gegenüber dem Asynchronzähler den Vorteil, dass sich schaltzeitbedingte Verzögerungen nicht summieren und so höhere Taktraten und größere Zähler möglich sind. Ein weiterer Vorteil besteht darin, dass der Synchronzähler beliebige Zahlenfolgen darstellen kann (etwa 1,3,7,5,...).

[Bearbeiten] Varianten

[Bearbeiten] Rückwärtszähler

Einen synchronen Rückwärtszähler erhält man, indem man in der oben beschriebenen Schaltung statt der Q-Ausgänge die $\bar Q$ -Ausgänge verwendet.

[Bearbeiten] Mit D-FlipFlops

4-bit-Synchronzähler aufgebaut aus D-Flipflops, Q0 ist dabei das niederwertigste Bit

Sobald alle vorhergehenden Gatter auf 1 geschaltet sind (Detektion durch UND-Gatter), wird der Eingang des nächsten Flip-Flops invertiert (Rückkoppelung eigener derzeiter Zustand und XOR Verknüpfung mit UND Ergebnis). Auch dieses Schema lässt sich beliebig fortsetzen um größere Zähler zu realisieren.

[Bearbeiten] Beliebige Zahlenfolgen

Für Zahlenfolgen, die nicht der natürlichen Reihenfolge entsprechen, müssen die oben beschriebenen UND-Gatter durch komplexere Schaltungen ersetzt werden. Mit Hilfe von Karnaugh-Veitch-Diagrammen kann man sich die Schaltung der eigenen Zählfolge erarbeiten. Hierzu nimmt man die Ausgänge des synchronen Zählers als Eingänge des KV-Diagramms und legt für jede Binärziffer ein einzelnes Diagramm an. Durch dieses Verfahren können alle Zählfolgen erstellt werden. Um die Schaltung zu minimieren, kann es möglich sein, dass ein Rückwärtszähler eine bessere Ausgangsbasis darstellt.

[Bearbeiten] Beliebige Zahlenfolgen mit Wiederholungen

Sollen innerhalb einer Zählperiode eine oder mehrere Zahlen häufiger vorkommen (etwa 1,2,2,3) benötigt man einen Umcodierer. Zunächst weist man jeder Zahl der Folge eine neue Zahl zu, so dass die resultierende Folge keine doppelten Zahlen erhält. Im angegebenen Beispiel wäre das 1->0, 2->1, 2->2, 3->3. Aus der neuen Zahlenfolge (0,1,2,3) lässt sich wie gewohnt ein Synchronzähler erzeugen. Die Ausgänge werden nun mit Hilfe eines Umcodierers in die gewünschten Zahlenwerte transformiert.

siehe auch: Asynchronzähler, Digitaltechnik